问题详情
在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为________。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为________。
相关标签： 加法器 流水线
未找到的试题在搜索页框底部可快速提交，在会员中心"提交的题"查看可解决状态。
收藏该题
查看答案
相关问题推荐
-
加法器采用先行进位的目的是________。
A．优化加法器的结构
B．节省器材
C．加速传递进位信号
D．增强加法器结构
-
假定有多个加法器，不存在加法器的资源冲突。有3条连续指令组成的程序代码如下。I1ADDR1，R2，R4；R1←(R2)+(R4)I2ADDR2，R1，I；R2←(R1)+1I3SUBR1，R4，R5；R1←(R4)-(R5)①分析程序代码段中的数据相关。②采用何种硬件技术可解决这些数据相关？请加以说明。
-
电路如图所示，该电路完成的功能是（）。
A.8位并行加法器B.8位串行加法器C.4位并行加法器D.4位串行加法器 -
下列关于加法器的说法错误的是()。
A.实现n位的串行加法器只需1位全加器
B.实现n位的并行加法器需要n位全加器
C.影响并行加法器速度的关键固素是加法器的位数的多少
D.加法器是一种组合逻辑电路 -
在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为___\_。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为______。