问题详情
在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为___\_。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为______。
相关标签： 加法器 流水线
未找到的试题在搜索页框底部可快速提交，在会员中心"提交的题"查看可解决状态。
收藏该题
查看答案
相关问题推荐
-
试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CJ和向高位的进位输出CO。
-
假定有多个加法器，不存在加法器的资源冲突。有3条连续指令组成的程序代码如下。I1ADDR1，R2，R4；R1←(R2)+(R4)I2ADDR2，R1，I；R2←(R1)+1I3SUBR1，R4，R5；R1←(R4)-(R5)①分析程序代码段中的数据相关。②采用何种硬件技术可解决这些数据相关？请加以说明。
-
8086CPU内部结构按功能分为（）
A.EU和加法器
B.BIU和寄存器
C.EU和BIU
D.寄存器和加法器 -
在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为___\_。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为______。