问题详情
假定有多个加法器，不存在加法器的资源冲突。有3条连续指令组成的程序代码如下。I1ADDR1，R2，R4；R1←(R2)+(R4)I2ADDR2，R1，I；R2←(R1)+1I3SUBR1，R4，R5；R1←(R4)-(R5)①分析程序代码段中的数据相关。②采用何种硬件技术可解决这些数据相关？请加以说明。
相关标签： 加法器
未找到的试题在搜索页框底部可快速提交，在会员中心"提交的题"查看可解决状态。
收藏该题
查看答案
相关问题推荐
-
在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。
A．门电路的级延迟
B．元器件速度
C．进位传递延迟
D．各位加法器速度的不同
-
8086CPU内部结构按功能分为（）
A.EU和加法器
B.BIU和寄存器
C.EU和BIU
D.寄存器和加法器 -
串行进位加法器的缺点是_____，优点是_____。超前进位加法器的优点是_____，缺点是_________。
-
加法器采用并行进位的目的是（）。
A．增强加法器功能
B．简化加法器设计
C．提高加法器运算速度
D．保证加法器可靠性
-
2020国家电网考试题库计算机类测试题()
- A.原码运算的二进制减法器
- B.补码运算的二进制减法器
- C.补码运算的十进制加法器
- D.补码运算的二进制加法器