试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CJ和向高位的进位输出CO。

相关问题推荐

• 加法器采用先行进位的目的是________。

  A．优化加法器的结构

  B．节省器材

  C．加速传递进位信号

  D．增强加法器结构

  查看答案

• 在定点二进制运算中,减法运算一般通过_______来实现。

  A.原码运算的二进制减法器

  B.补码运算的二进制减法器

  C.补码运算的十进制加法器

  D.补码运算的二进制加法器

  查看答案

• 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为___\_。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为______。

  查看答案

• 在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。

  A．门电路的级延迟

  B．元器件速度

  C．进位传递延迟

  D．各位加法器速度的不同

  查看答案