电路如图所示，该电路完成的功能是（）。
A.8位并行加法器B.8位串行加法器C.4位并行加法器D.4位串行加法器

相关问题推荐

• 加法器采用并行进位的目的是（）。

  A．增强加法器功能

  B．简化加法器设计

  C．提高加法器运算速度

  D．保证加法器可靠性

  查看答案

• 加法器采用并行进位的目的是（）。

  A、提高加法器的速度

  B、快速传递进位信号

  C、优化加法器结构

  D、增强加法器功能

  查看答案

• 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为________。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为________。

  查看答案