问题详情
下列关于加法器的说法错误的是()。
A.实现n位的串行加法器只需1位全加器
B.实现n位的并行加法器需要n位全加器
C.影响并行加法器速度的关键固素是加法器的位数的多少
D.加法器是一种组合逻辑电路
相关标签： 加法器 全加器
未找到的试题在搜索页框底部可快速提交，在会员中心"提交的题"查看可解决状态。
收藏该题
查看答案
相关问题推荐
-
假定有多个加法器，不存在加法器的资源冲突。有3条连续指令组成的程序代码如下。I1ADDR1，R2，R4；R1←(R2)+(R4)I2ADDR2，R1，I；R2←(R1)+1I3SUBR1，R4，R5；R1←(R4)-(R5)①分析程序代码段中的数据相关。②采用何种硬件技术可解决这些数据相关？请加以说明。
-
在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。
A．门电路的级延迟
B．元器件速度
C．进位传递延迟
D．各位加法器速度的不同
-
试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CJ和向高位的进位输出CO。
-
电路如图所示，该电路完成的功能是（）。
A.8位并行加法器B.8位串行加法器C.4位并行加法器D.4位串行加法器